PCIe 5.0 zehaztapenen sarrera

• PCIe 5.0 zehaztapenen sarrera

PCIe 4.0 zehaztapena 2017an amaitu zen, baina kontsumitzaileen plataformek ez zuten onartzen AMD-ren 7nm Rydragon 3000 seriera arte, eta lehenago superkonputazioa, abiadura handiko biltegiratzea eta sareko gailuek soilik erabiltzen zuten PCIe 4.0 teknologia.PCIe 4.0 teknologia oraindik eskala handian aplikatu ez bada ere, PCI-SIG erakundeak aspalditik ari da PCIe 5.0 azkarrago bat garatzen, seinale-tasa bikoiztu egin da egungo 16GT/s 32GT/s-ra, banda zabalera 128GB/s izatera irits daiteke. s, eta 0.9/1.0 bertsioaren zehaztapena osatu da.PCIe 6.0 testu estandarraren v0.7 bertsioa bidali zaie kideei, eta estandarraren garapena bide onetik doa.PCIe 6.0-ren pin-tasa 64 GT/s-ra igo da, hau da, PCIe 3.0-ren 8 aldiz, eta x16 kanaletan banda zabalera 256 GB/s baino handiagoa izan daiteke.Beste era batera esanda, PCIe 3.0 x8-ren egungo abiadurak PCIe 6.0 kanal bakarra behar du lortzeko.v0.7-ri dagokionez, PCIe 6.0-k hasieran iragarritako ezaugarri gehienak lortu ditu, baina energia-kontsumoa are gehiago hobetzen ari da.d, eta estandarrak L0p potentzia konfiguratzeko engranajea aurkeztu berri du.Jakina, 2021ean iragarpenaren ondoren, PCIe 6.0 2023 edo 2024an lehenbailehen eskuragarri egon daiteke komertzialki.Adibidez, 2019an PCIe 5.0 onartu zen, eta orain baino ez dago aplikazio kasuak.

Aurreko zehaztapen estandarrekin alderatuta, PCIe 4.0 zehaztapenak nahiko berandu iritsi ziren.PCIe 3.0 zehaztapenak 2010ean sartu ziren, PCIe 4.0 sartu zenetik 7 urtera, beraz, PCIe 4.0 zehaztapenen bizitza laburra izan daiteke.Bereziki, saltzaile batzuk PCIe 5.0 PHY geruza fisikoko gailuak diseinatzen hasi dira.

PCI-SIG erakundeak bi estandarrak elkarrekin bizitzea espero du denbora batez, eta PCIe 5.0 batez ere errendimendu handiko gailuetarako erabiltzen da, errendimendu-eskakizun handiagoak dituzten gailuetarako, hala nola Gpus AIrako, sareko gailuetarako eta abar, eta horrek esan nahi du PCIe 5.0 dela. datu-zentroetan, sarean eta HPC inguruneetan agertzea litekeena da.Banda-zabalera eskakizun gutxiago duten gailuek, mahaigainekoek adibidez, PCIe 4.0 erabil dezakete.

PCIe 5.0-rako, seinale-tasa PCIe 4.0-ren 16GT/s-tik 32GT/s-ra igo da, oraindik 128/130 kodeketa erabiliz, eta x16 banda-zabalera 64GB/s 128GB/s-ra handitu da.

Banda-zabalera bikoizteaz gain, PCIe 5.0-k beste aldaketa batzuk dakartza, diseinu elektrikoa aldatuz seinalearen osotasuna hobetzeko, PCIe-rekin atzerako bateragarritasuna eta abar.Horrez gain, PCIe 5.0 estandar berriekin diseinatu da, distantzia luzeetan latentzia eta seinalearen murrizketa murrizten dutenak.

PCI-SIG erakundeak aurten Q1-en zehaztapenaren 1.0 bertsioa osatzea espero du, baina estandarrak garatu ditzakete, baina ezin dute kontrolatu terminal gailua merkatuan noiz sartzen den, eta aurreikusten da lehen PCIe 5.0-a. gailuak aurten estreinatuko dira, eta produktu gehiago agertuko dira 2020an. Hala ere, abiadura handiagoen beharrak gorputz estandarra PCI Express-en hurrengo belaunaldia definitzera bultzatu zuen.PCIe 5.0-ren helburua estandarraren abiadura ahalik eta denbora laburrenean handitzea da.Hori dela eta, PCIe 5.0 PCIe 4.0 estandarrera abiadura handitzeko diseinatuta dago, beste ezaugarri berri garrantzitsurik gabe.

Adibidez, PCIe 5.0-k ez ditu PAM 4 seinaleak onartzen eta PCIe estandarrak ahalik eta denbora laburrenean 32 GT/s onar dezan gaitzeko behar diren ezaugarri berriak baino ez ditu barne hartzen.

Hardwarearen erronkak

PCI Express 5.0 onartzen duen produktu bat prestatzeko erronka nagusia kanalaren luzerarekin lotuta egongo da.Seinalearen abiadura zenbat eta azkarragoa izan, orduan eta handiagoa izango da PC plakaren bidez transmititutako seinalearen eramailearen maiztasuna.Bi kalte fisiko motak mugatzen dute ingeniariek PCIe seinaleak zenbateraino heda ditzaketen:

· 1. Kanalaren atenuazioa

· 2. Pin, konektore, zeharkako zulo eta bestelako egituretako inpedantzia etenengatik kanalean gertatzen diren islak.

PCIe 5.0 zehaztapenak -36 dB atenuazioa duten kanalak erabiltzen ditu 16 GHz-tan.16 GHz-ko maiztasunak Nyquist-en maiztasuna adierazten du 32 GT/s seinale digitaletarako.Adibidez, PCIe5.0 seinalea hasten denean, 800 mV-ko gailur-puntu tentsio tipikoa izan dezake.Hala ere, gomendatutako -36dB kanaletik igaro ondoren, begi ireki baten antzekotasun oro galtzen da.Igorlea oinarritutako berdinketa (desazentuazioa) eta hargailuaren berdinketa (CTLE eta DFE konbinazioa) aplikatuz soilik PCIe5.0 seinalea sistemaren kanaletik igaro daiteke eta hartzaileak zehaztasunez interpretatu dezake.PCIe 5.0 seinale baten gutxieneko begi-altuera 10 mV da (osteko berdinketa).Nahiz eta jitter baxuko transmisore ia perfektua izan, kanalaren atenuazio garrantzitsuak seinalearen anplitudea murrizten du, islak eta diafoniak eragindako beste edozein seinale-kalte mota itxi daitekeen punturaino, begia berreskuratzeko.