- PCIe 5.0 zehaztapenen sarrera
PCIe 4.0 zehaztapena 2017an amaitu zen, baina kontsumitzaileen plataformek ez zuten onartu AMDren 7nm Rydragon 3000 seriea arte, eta lehenago superkonputazioak, enpresa-mailako abiadura handiko biltegiratzeak eta sareko gailuak bezalako produktuek bakarrik erabiltzen zuten PCIe 4.0 teknologia. PCIe 4.0 teknologia oraindik ez da eskala handian aplikatu, baina PCI-SIG erakundeak aspalditik ari da PCIe 5.0 azkarrago bat garatzen, seinale-tasa bikoiztu egin da egungo 16GT/s-tik 32GT/s-ra, banda-zabalera 128GB/s-ra irits daiteke, eta 0.9/1.0 bertsioko zehaztapena amaitu da. PCIe 6.0 estandarraren v0.7 bertsioko testua bidali zaie kideei, eta estandarraren garapena bide onetik doa. PCIe 6.0-ren pin-tasa 64 GT/s-ra igo da, hau da, PCIe 3.0-rena baino 8 aldiz handiagoa, eta x16 kanaletako banda-zabalera 256GB/s baino handiagoa izan daiteke. Beste era batera esanda, PCIe 3.0 x8-ren egungo abiadura lortzeko PCIe 6.0 kanal bakarra behar da. 0.7 bertsioari dagokionez, PCIe 6.0-k hasieran iragarritako ezaugarri gehienak lortu ditu, baina energia-kontsumoa are gehiago hobetu da.d, eta estandarrak L0p potentzia konfigurazioko engranajea aurkeztu berri du. Noski, 2021ean iragarri ondoren, PCIe 6.0 komertzialki eskuragarri egon daiteke 2023an edo 2024an gehienez. Adibidez, PCIe 5.0 2019an onartu zen, eta orain bakarrik daude aplikazio kasuak.
Aurreko estandar espezifikazioekin alderatuta, PCIe 4.0 espezifikazioak nahiko berandu iritsi ziren. PCIe 3.0 espezifikazioak 2010ean aurkeztu ziren, PCIe 4.0 aurkeztu eta 7 urtera, beraz, PCIe 4.0 espezifikazioen iraupena laburra izan daiteke. Bereziki, saltzaile batzuek PCIe 5.0 PHY geruza fisikoko gailuak diseinatzen hasi dira.
PCI-SIG erakundeak bi estandarrak denbora batez elkarrekin bizitzea espero du, eta PCIe 5.0 batez ere errendimendu handiko gailuetarako erabiltzen da, hala nola, AIrako GPUetarako, sareko gailuetarako eta abarretarako, eta horrek esan nahi du PCIe 5.0 litekeena dela datu-zentroetan, sareetan eta HPC inguruneetan agertzea. Banda-zabalera gutxiago behar duten gailuek, hala nola mahaigaineko ordenagailuek, PCIe 4.0 erabil dezakete.
PCIe 5.0rako, seinale-abiadura PCIe 4.0ren 16GT/s-tik 32GT/s-ra igo da, oraindik 128/130 kodeketa erabiliz, eta x16 banda-zabalera 64GB/s-tik 128GB/s-ra handitu da.
Banda-zabalera bikoizteaz gain, PCIe 5.0-k beste aldaketa batzuk dakartza, diseinu elektrikoa aldatuz seinalearen osotasuna hobetzeko, PCIe-rekin atzeranzko bateragarritasuna eta gehiago. Horrez gain, PCIe 5.0 estandar berriekin diseinatu da, latentzia eta seinalearen ahultzea distantzia luzeetan murrizten dituztenak.
PCI-SIG erakundeak aurtengo lehen hiruhilekoan espezifikazioaren 1.0 bertsioa amaitzea espero du, baina estandarrak garatu ditzakete, baina ezin dute kontrolatu noiz merkaturatzen den terminal gailua, eta espero da lehen PCIe 5.0 gailuak aurten estreinatuko direla, eta produktu gehiago agertzea 2020an. Hala ere, abiadura handiagoen beharrak estandar erakundea PCI Express-en hurrengo belaunaldia definitzera bultzatu zuen. PCIe 5.0-ren helburua estandarraren abiadura ahalik eta denbora laburrenean handitzea da. Beraz, PCIe 5.0 PCIe 4.0 estandarrerako abiadura handitzeko diseinatuta dago, beste ezaugarri berri esanguratsurik gabe.
Adibidez, PCIe 5.0-k ez ditu PAM 4 seinaleak onartzen eta PCIe estandarrak 32 GT/s ahalik eta denbora laburrenean onartzeko beharrezkoak diren ezaugarri berriak baino ez ditu barne hartzen.
Hardware erronkak
PCI Express 5.0 onartzeko produktu bat prestatzeko erronka nagusia kanalaren luzerarekin lotuta egongo da. Zenbat eta azkarragoa izan seinalearen abiadura, orduan eta handiagoa izango da PC plakaren bidez transmititzen den seinalearen eramaile-maiztasuna. Bi kalte fisiko motak mugatzen dute ingeniariek PCIe seinaleak hedatzeko duten neurria:
· 1. Kanalaren ahultzea
· 2. Pineetan, konektoreetan, zuloetan eta beste egitura batzuetan inpedantzia-etenguneengatik kanalean gertatzen diren islapenak.
PCIe 5.0 zehaztapenak -36dB debilitazioa duten kanalak erabiltzen ditu 16 GHz-tan. 16 GHz-ko maiztasunak 32 GT/s-ko seinale digitaletarako Nyquist maiztasuna adierazten du. Adibidez, PCIe5.0 seinalea hasten denean, 800 mV-ko gailur-gailur tentsio tipikoa izan dezake. Hala ere, gomendatutako -36dB kanaletik igaro ondoren, begi ireki batekin duen edozein antzekotasun galtzen da. Transmisorean oinarritutako berdinketa (desazentuatuz) eta hargailuaren berdinketa (CTLE eta DFE konbinazio bat) aplikatuz bakarrik pasa daiteke PCIe5.0 seinalea sistemaren kanaletik eta hargailuak zehaztasunez interpretatu dezake. PCIe 5.0 seinale baten begi-altuera minimoa 10mV da (berdinketaren ondoren). Jitter baxuko transmisore ia perfektu batekin ere, kanalaren debilitazio esanguratsuak seinalearen anplitudea murrizten du islapenek eta diafoniak eragindako beste edozein seinale-kalte mota itxi ahal izateko begia leheneratzeko.
Argitaratze data: 2023ko uztailak 6
