PCI-SIG erakundeak PCIe 6.0 v1.0 zehaztapen estandarraren kaleratze ofiziala iragarri du, amaitutzat emanez.
Konbentzioari jarraituz, banda-zabalera bikoiztu egiten da etengabe, 128 GB/s-ra iritsiz (norabide bakarrekoa) x16-n, eta PCIe teknologiak datu-fluxu bidirekzional full-duplex ahalbidetzen duenez, bi norabideko errendimendu osoa 256 GB/s da. Planaren arabera, estandarra argitaratu eta 12-18 hilabetera, hau da, 2023 inguruan, adibide komertzialak egongo dira lehenik zerbitzari-plataforman. PCIe 6.0 urte amaierarako iritsiko da gutxienez, 256 GB/s-ko banda-zabalerarekin.
Teknologiari berari dagokionez, PCIe 6.0 PCIe-ren ia 20 urteko historiako aldaketarik handiena dela uste da. Egia esan, PCIe 4.0/5.0 3.0-ren aldaketa txiki bat da, hala nola NRZ (Non-Return-to-Zero) oinarritutako 128b/130b kodeketa.
PCIe 6.0-k PAM4 pultsu AM seinaleztapenera aldatu du, 1B-1B kodeketa, seinale bakar batek lau kodeketa egoera izan ditzake (00/01/10/11), aurrekoaren bikoitza, 30 GHz-ko maiztasunera arte ahalbidetuz. Hala ere, PAM4 seinalea NRZ baino hauskorragoa denez, FEC aurreranzko errore zuzenketa mekanismo batekin hornituta dago loturako seinale erroreak zuzentzeko eta datuen osotasuna bermatzeko.
PAM4 eta FECez gain, PCIe 6.0-ko azken teknologia nagusia FLIT (Flow Control Unit) kodeketa maila logikoan erabiltzea da. Izan ere, PAM4, FLIT ez da teknologia berria, 200G+ ultra-abiadura handiko Ethernet-ean aspalditik erabiltzen da, eta PAM4-k ez du eskala handian sustapenik lortu, geruza fisikoaren kostua altuegia delako.
Gainera, PCIe 6.0 atzeranzko bateragarria izaten jarraitzen du.
PCIe 6.0-k I/O banda-zabalera 64GT/s-ra bikoizten jarraitzen du tradizioaren arabera, eta hori benetako PCIe 6.0X1 norabide bakarreko banda-zabalerari aplikatzen zaio, 8GB/s-koa, PCIe 6.0×16 norabide bakarreko banda-zabalerari 128GB/s-koa eta PCIe 6.0×16 norabide biko banda-zabalerari 256GB/s-koa. Gaur egun asko erabiltzen diren PCIe 4.0 x4 SSD-ek PCIe 6.0 x1 bakarrik beharko dute horretarako.
PCIe 6.0-k PCIe 3.0-ren garaian sartutako 128b/130b kodeketa jarraituko du. Jatorrizko CRC-az gain, interesgarria da kanal-protokolo berriak Ethernet eta GDDR6x-en erabiltzen den PAM-4 kodeketa ere onartzen duela, PCIe 5.0 NRZ ordezkatuz. Datu gehiago kanal bakarrean sartu daitezke denbora-tarte berean, baita aurreranzko errore zuzenketa (FEC) izeneko latentzia baxuko datu-erroreen zuzenketa-mekanismo bat ere, banda-zabalera handitzea bideragarri eta fidagarria izan dadin.
Jende askok galdetuko du, PCIe 3.0 banda-zabalera askotan ez da erabiltzen, PCIe 6.0 zertarako balio du? Datuen gose diren aplikazioen gorakadaren ondorioz, adimen artifiziala barne, transmisio-abiadura azkarragoak dituzten IO kanalak gero eta gehiago eskatzen ari dira merkatu profesionalean, eta PCIe 6.0 teknologiaren banda-zabalera handiak IO banda-zabalera handia behar duten produktuen errendimendua guztiz desblokea dezake, azeleragailuak, makina-ikaskuntza eta HPC aplikazioak barne. PCI-SIGek automobilgintzaren hazkundeaz ere baliatu nahi du, erdieroaleen gune beroa baita, eta PCI-Interes Bereziko Taldeak PCIe Teknologia lan-talde berri bat sortu du automobilgintzan PCIe teknologiaren adopzioa nola handitu aztertzeko, ekosistemaren banda-zabaleraren eskaria handitu dela agerikoa baita. Hala ere, mikroprozesadorea, GPUa, IO gailua eta datuen biltegiratzea datu-kanalera konekta daitezkeenez, PCak PCIe 6.0 interfazearen laguntza lortzeko, plaka baseen fabrikatzaileek arreta handia jarri behar dute abiadura handiko seinaleak kudea ditzakeen kablea antolatzeko, eta txiparen fabrikatzaileek ere prestaketa egokiak egin behar dituzte. Inteleko bozeramaile batek ez du esan nahi noiz gehituko den PCIe 6.0 euskarria gailuetan, baina baieztatu du Alder Lake kontsumitzaileen eta Sapphire Rapids eta Ponte Vecchio zerbitzari aldekoek PCIe 5.0 onartuko dutela. NVIDIAk ere ez du esan nahi noiz aurkeztuko den PCIe 6.0. Hala ere, datu-zentroetarako BlueField-3 Dpus-ek dagoeneko PCIe 5.0 onartzen du; PCIe zehaztapenak geruza fisikoan inplementatu behar diren funtzioak, errendimendua eta parametroak soilik zehazten ditu, baina ez du zehazten nola inplementatu behar diren. Beste era batera esanda, fabrikatzaileek PCIe-ren geruza fisikoaren egitura diseinatu dezakete beren beharren eta benetako baldintzen arabera funtzionaltasuna bermatzeko! Kable-fabrikatzaileek espazio gehiago erabil dezakete!
Argitaratze data: 2023ko uztailak 4
